Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops

Abstract

Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops, das die folgenden Schritte umfaßt: – Bereitstellen eines Halbleiterwafers; – Bilden einer ersten Struktur (10) mit ersten Strukturelementen (12) in einem ersten Bereich (14) einer ersten Schicht des Halbleiterwafers mittels photolithographischer Projektion, wobei die ersten Strukturelemente (12) der ersten Struktur (10) einem in der ersten Schicht ausgebildeten ersten Schaltungsmuster entsprechend ausgebildet werden; – Bilden einer zweiten Struktur (18) mit zweiten Strukturelementen (20) in einem zweiten Bereich (22) einer zweiten Schicht des Halbleiterwafers mittels photolithographischer Projektion, wobei die zweiten Strukturelemente (20) der zweiten Struktur (18) einem in der zweiten Schicht ausgebildeten zweiten Schaltungsmuster entsprechend ausgebildet werden und der zweite Bereich (22) so angeordnet wird, dass der erste Bereich und der zweite Bereich (22) wenigstens teilweise nicht-überlappend angeordnet werden; – Bilden einer linienförmigen Referenzstruktur (16) mittels photolithographischer Projektion, wobei die Referenzstruktur (16) so...

Claims

Description

Topics

    Download Full PDF Version (Non-Commercial Use)

    Patent Citations (9)

      Publication numberPublication dateAssigneeTitle
      US-2001048145-A1December 06, 2001Mitsubishi Denki Kabushiki KaishaPhotomask including auxiliary mark area, semiconductor device and manufacturing method thereof
      US-2001055720-A1December 27, 2001Kabushiki Kaisha ToshibaAlignment method, overlay deviation inspection method and photomask
      US-2003003677-A1January 02, 2003Canon Kabushiki KaishaAlignment method, exposure apparatus and device fabrication method
      US-5498500-AMarch 12, 1996Hyundai Electronics Industries Co., Ltd.Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark
      US-5702567-ADecember 30, 1997Kabushiki Kaisha ToshibaPlurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
      US-6063529-AMay 16, 2000Hyundai Electronics Industries Co., Ltd.Overlay accuracy measurement mark
      US-6228705-B1May 08, 2001International Business Machines CorporationOverlay process for fabricating a semiconductor device
      US-6288452-B1September 11, 2001Nec CorporationSemiconductor device including registration accuracy marks
      WO-03071471-A1August 28, 2003Kla-Tencor Technologies CorporationOverlay metrology and control method

    NO-Patent Citations (0)

      Title

    Cited By (0)

      Publication numberPublication dateAssigneeTitle